科學家打造新型半導體薄膜晶體管，能在垂直方向實現接近無限制的堆疊

近日，沙特阿卜杜拉國王科技大學李曉航教授和團隊，開發出一款低溫金屬氧化物 3D 薄膜晶體管堆疊技術，能夠在垂直方向上進行幾乎無限制的堆疊。

由於本次技術和業界技術能夠互相兼容，因此在水平方向上也能兼容 12 英吋甚至更大的工藝。

在這一技術的幫助之下，他們打造出一個 10 層的金屬氧化物半導體薄膜晶體管，讓晶體管的密度和效率實現了最大化，並能降低互聯散熱的問題。

通過此，他們開發出一種低溫金屬氧化物 3D 薄膜晶體管堆疊技術，為電子技術的發展奠定了一定基礎。

預計這一成果將能用於以下領域：

其一，能用於移動設備。

隨著移動設備愈發變得複雜，其對於高性能和高能效組件的需求也在日益增加。

而本次技術能夠推動智能手機、平板電腦和可穿戴設備的發展，提供更強的處理能力、更長的電池壽命和更緊湊的設計。

並能支持在移動平台上實現增強現實、虛擬現實和人工智能等應用。

其二，能用於物聯網。

物聯網生態系統依賴於大量連接設備，而這些連接設備需要具備緊湊、節能、能實時數據處理等特點。

而本次技術能讓物聯網設備以較低的功耗、更高的可靠性進行運行，從而能夠促進物聯網解決方案實現更有效、更廣泛的部署，進而用於智能家居、工業自動化、醫療保健和環境監測等領域。

其三，能用於人工智能和機器學習。

對於人工智能應用和機器學習應用來說，它們對於計算能力和數據處理能力有著較高要求。

而本次技術可以提供更快的處理速度、以及更低的能耗，從而有助於訓練和部署複雜的模型，進而能讓自動駕駛、自然語言處理、預測分析應用變得更智能和更快速。

其四，能用於汽車電子產品。

對於當今的新能源汽車來說，它們集成了自動駕駛系統和信息娛樂系統，而本次技術可以為這些系統提供必要的計算能力。

其五，能用於醫療設備。

在醫療領域，要想打造便攜式診斷工具、可穿戴健康監測器、以及可植入設備，就必須使用高效、緊湊的設備。

而本次技術能夠幫助提高這些醫療設備的性能，並能縮小其體積，從而拓展其有效性和應用範圍。

那麼，該團隊基於怎樣的原因開展了這一研究？

據介紹，過去幾十年儘管晶體管在水平方向上不斷縮小，但也慢慢達到其物理極限和性能極限，這極大減緩了摩亞定律的延續，同時導致了製造成本的急劇提高。

如果不能在水平方向上快速增加晶體管的密度，那麼垂直方向的堆疊方法，就會成為最有希望增加晶體管密度的方法。

一些半導體公司比如台積電和英特爾、以及相關研究機構比如比利時微電子研究中心都在從事該類研究。

而該課題組則希望開發一種能和業界技術兼容的新型堆疊技術，以便大幅地增加晶體管密度，從而讓摩亞定律得到高速發展。

但是，要想實現上述目標，依舊面臨一些待解決的問題：

其一，處理能力有限。即平面晶體管限制了每個單位面積的晶體管數量，進而限制了設備的性能。

其二，高能較耗。即平面晶體管由於互聯距離較長，消耗了大量能源。

其三，存在散熱問題。即平面晶體管的互聯會產生大量的熱量，因此需要通過有效的熱管理來保持性能。

要想解決上述問題：

首先，得增加晶體管密度。即利用垂直堆疊的方式，在給定區域之內集成更多的晶體管；

其次，得提高能效。即開發一種低功耗、高性能的晶體管；

再次，得改善熱管理。即通過材料選擇和結構設計，產生最小的熱量，從而改善散熱問題。

基於此，在本次研究的材料選擇上，該團隊挑選了那些擁有優異電學特性、以及能夠兼容低溫工藝的材料，並針對材料的界面粗糙度和缺陷密度加以控制。

具體來說，課題組使用氧化銦（In2O3）作為半導體材料，原因在於其擁有優異的電學特性和室溫工藝性。

為了進一步優化設計方案，該團隊選擇聚對二甲苯-C 來作為低介電常數和室溫沉積能力的介電材料，以便能夠成功地開發出低溫晶體管堆疊技術。

為了造出這種 10 層晶體管，課題組開發出一種兼容 CMOS 工藝的、無鍵合的 3D 垂直集成工藝，並優化了材料沉積和器件結構，亦通過相關實驗驗證了晶體管的性能。

圖 | 相關論文（來源：Nature Electronics）

薩拉瓦南·尤瓦拉賈（Saravanan Yuvaraja）是第一作者，李曉航擔任通訊作者。

參考資料：

1.Yuvaraja, S., Faber, H., Kumar, M.et al. Three-dimensional integrated metal-oxide transistors. Nat Electron (2024). https://doi.org/10.1038/s41928-024-01205-0

運營/排版：何晨龍